全球2022-2030E先进封测市场规模及增速

到2030年全球先进封装市场规模将增长至约800亿美元，2024-2030年复合年增长率达到9.4%，成为推动半导体行业价值升级的核心环节。

Chiplet架构将KGD测试必要性提高，在晶圆与封装之间硬性插入了全新的测试节点。以TSMCCoWoS等2.5D工艺为例，单个封装模组通常由逻辑Die、HBM堆叠及硅中介层等多颗关键组件集成而成，封装与材料成本高、返工空间有限，一旦将失效裸片带入封装，将带来整模组报废或显著良率损失风险。因此产业在晶圆测试的基础上，趋向于对每一颗裸Die进行全覆盖的“已知合格芯片”（KGD）测试，其判定强度更接近成品测试对功能与可靠性的要求。该趋势将直接拉动高精度探针台和高端测试机的新增需求。

异构集成与系统复杂度上行推动系统级测试标配化，成为ATE之后的第二道质量防火墙。传统ATE测试基于结构化向量，主要验证物理电路的通断，但AI/HPC芯片在真实负载下涉及软硬件协同、互连与内存子系统耦合等复杂工况，ATE难以覆盖全部系统级失效风险。SLT在模拟终端使用场景中对待测芯片（DUT）进行测试，通常通过加载操作系统/驱动并运行通用或目标应用来暴露系统交互类问题，且SLT成本/测试时间不随着复杂性的增加而增加，成本更具优势。当前所有主流CPU、APU和GPU在出货前都须经过SLT测试，成为后道测试的流程新增量。