HBM产业链构成

HBM高带宽低功耗，适用于内存和处理器间的高频率迁移。根据JEDEC分类，HBM属于GDDR（Graphics Double Data Rate，图形DDR存储器）的一种。此前主流GDDR存储器主要采用点对点的连接，而为了增加存储带宽或者容量，就需要更多的存储通道，但这种方法受到封装引脚和功耗的限制。HBM则通过TSV硅通孔、微凸块等先进封装技术将多个DRAM垂直堆叠，与GPU通过中介层interposer互联封装。每个HBM DRAM芯片可通过多达8条通道与外部相连，每个通道可单独访问1组DRAM阵列，通道间访存相互独立。逻辑芯片可控制DRAM芯片，并提供与控制器芯片连接的接口，主要包括测试逻辑模块和物理层（PHY）接口模块，其中PHY接口通过中间介质层与CPU/GPU/ SOC直接高速连通，直接存取（DA）端口提供HBM中多层DRAM芯片的测试通道。从封装上看，HBM可以放在距离GPU更近的位置。HBM具备高速、高带宽、可拓展性（通过4、8、12等多层堆叠）、低功耗、小体积特点。举例而言，虽然HBM2E单引脚最大I/O速度3.2Gbit/s低于GDRR5 7.0Gbit/s，但由于其三维堆栈，总接口位宽1024bit比GDDR5 32大很多，所以总带宽可以达到GDRR5的十倍。功耗上，由于用TSV和bumping技术实现了较短传输路径、较低引脚I/O速度和电压，以海力士HBM3E为例，功耗较GDDR6提升70%，而带宽提升至18.3倍。