
制程竞争是贯穿FPGA发展历史的竞争主线,制程领先是FPGA市场份额最直接的决定因素。FPGA的通用性使其走线和面积比起ASIC来说不是最优。因此,FPGA必须在制程上做到领先ASIC或者ASSP数代,以带来更有竞争力的性能表现,这使得FPGA对制程的追逐是必然的选择。此外,FPGA从新品发布到量产阶段中间存在客户导入环节,在这期间客户评估不同厂商新推出的FPGA,最后确定一家在后续量产的产品中使用,并在上面完成自己的电路设计,即一个Design-win,这一过程通常需要9-12个月。由于开发环境、产品架构等各不相同,一旦确定了之后,用户转移到另一家FPGA是非常困难和费时的。这种高绑定的特点,造就了FPGA非常强的壁垒,使得最先推出的玩家往往能赢得大部分市场份额。一般来说,在最新制程的design-wins能预测2-3年后在FPGA市场的份额,而且能在下一轮制程竞争中享有一定的在位优势,因为客户通常不会轻易更换供应商。FPGA龙头赛灵思历史上是制程领导者,市场份额从2003年后便维持在50%的水平,除了Altera能跟上赛灵思的节奏,行业其他玩家均落后龙头2-3个代际。