全球封测市场规模预估

根据Wikichip数据，以台积电CoWoS（Chip on Wafer on Substrate）技术为例，CoWoS将有源硅芯片、中介层、基板三层堆叠为立体封装结构，芯片间的通信方式从传统的引线或基板升级为Wafer，进而实现通信速度的提升。目前几乎所有的人工智能和加速器芯片都是基于台积电的CoWoS工艺平台。

根据与非网数据，目前片外通信绝大多数依赖于PCIe接口，PCIe 6.0×16接口理论上可以实现128GB/s的通信速度。根据谷歌云服务中心公布的数据，应用在AI大模型上的TPU内部通行速度已经达到1000PB/s，这是PCIe 6.0通信速度的8,192,000倍。可以说，Chiplet是提升芯片内高速互联的关键。

一方面，消费电子等终端产品对设备需求越来越小型化，对应的芯片封装尺寸要求也越来越高；另一方面，5G、高性能运算、智能驾驶、AR/VR、物联网对芯片的性能提出了更高的要求，对应的芯片封装密度要求也越来越高。芯片只有提供更小的尺寸和更好的能耗才能满足下游领域的需求。先进封装凭借更高的互联密度和更快的通信速度，得到愈加广泛的应用。

根据集微咨询预估，在5G、汽车电子、可穿戴、人工智能、数据中心等应用需求的推动下，2022~2026年全球封测市场规模将从815亿美元增长至961亿美元，CAGR达到4.2%。