全球晶圆减薄机市场规模

先进封装、Chiplet等技术需要厚度更低的超薄晶圆，将大幅提升对减薄设备的需求。芯片不断追求更高的集成度和更小的体积，3D IC等工艺得以发展，通过硅穿孔（TSV）等技术实现IC堆叠，可以有效减小IC之间互连的长度，将芯片整合成效能最佳、体积最小的状态，目前大部分的3D NAND、背照型CMOS图像传感器、智能手机SoC等先进芯片均使用2.5或3D IC技术。传统的减薄工艺一般只需要将晶圆减薄至100-200um，但在3D封装中，需要将多层芯片进行堆叠，往往需要将晶圆厚度减薄至50-100um甚至50um以下。根据Yole，2019年全球减薄后晶圆出货量为1亿片，预计到2025年上升至1.35亿片，其中100-200um晶圆仍占据主要份额，约为8200万片；30-50um晶圆增速最快，2019-2025年CAGR为98%，在2025年预计出货量约170万片。

减薄抛光是TSV工艺中介于电镀和键合之间的重要工序，帮助实现HBM多层DRAM die堆叠。晶圆厂一般负责TSV的成型工艺，主要包括刻蚀和沉积，封装厂一般负责中段制程（MEOL），即硅通孔露出和背面金属化工艺，主要包括减薄、钝化和键合等，以及最后的封装工艺。在沉积完成后，需要电镀方法形成铜，一般采用自下而上的方法（Bottom-up）；在电镀完成后，需要对晶圆进行减薄抛光来使TSV背面的铜层快速露出，一般采用机械研磨等方法将晶圆减薄至50μm甚至更薄，并采用CMP等技术露出铜通孔中的铜柱。减薄后的晶圆将大大降低TSV阻抗，还会增加数据带宽、降低热阻，最终增加互连密度。在HBM结构中，减薄和键合工艺配合使用，DRAM die之间不再需要导电凸块，芯片的厚度将薄数倍，整体堆叠高度得以降低。经过背面减薄的晶圆厚度一般从700-800um降至70-80um，减薄到十分之一厚度的晶圆能够堆叠4-6层，经过两次减薄工艺，晶圆可以减薄至大约20um，从而实现未来HBM堆叠16-32层。