2021-2027 年全球先进封装市场预测（十亿美金）

后摩尔时代经济效能提升出现瓶颈，Chiplet技术应运而生。随着半导体制程节点的持续演进，短沟道效应以及量子隧穿效应带来的发热、漏电等问题愈发严重，追求经济效能的摩尔定律日趋放缓。在此背景下，产业开始思考将不同工艺的模块化芯片，像拼接乐高积木一样的方式用先进封装技术整合在一起，成为一个异构集成芯片，在提升性能的同时实现低成本和高良率，即芯粒（Chiplet）技术。

显著降本优势延续摩尔定律。Chiplet技术迅速发展的原因得益于其在降低成本并提升芯片性能方面的独特优势，主要体现在以下几个方面：

1)小面积设计提升芯片良率：传统的良率模型假设缺陷在晶圆上随机散布，并且芯片上任何地方的缺陷都会使其无法使用，所以大面积芯片比小面积芯片更可能包含缺陷，造成芯片良率与芯片面积直接相关。一般来说，裸芯（Die）的面积越小，在缺陷概率一定的情况下 ， 整体的良率就越高 。 从下图可以看到 ， 裸芯面积是40mm×40mm的良率只有35.7%；如果面积减少到20mm×20mm，良率便上升到75.7%；如果进一步减小到10mm×10mm，良率可以提升至94.2%。Chiplet设计可以将超大型芯片按照不同的功能模块切割成独立的小芯片进行分开制造，从而有效改善良率，同时降低生产成本。